Polar coded communication system design

Abstract

2008 yılında performansı matematiksel olarak kanıtlanmış tek kanal kodları olan polar kodlar Arıkan tarafından tanıtılmıştır. Kutup kodlarının tanıtılması, kodlama toplumunda bir kilometre taşıydı. Polar kodların yüksek hızlarda uygulanması, özellikle FPGA gibi yüksek hızlı ve paralel işlem IC'lerinin kullanıldığı 5G gibi iletişim sistemlerinde kritik öneme sahiptir. FPGA teknolojisinde algoritmanın entegre çipte ne kadar yer kapladığı kritik öneme sahiptir. Algoritmanın kapladığı alan, FPGA'nın enerji kullanımı ve işlemin gecikmesi ile doğru orantılıdır. Bu tezde, daha az donanım uygulama alanı kaplayan bir kutupsal kodlama yöntemi öneriyoruz. Yenilikçi polar kodlama şeması ile kullanılan uygulama alanı dikkate alındığında FPGA uygulamaları için gözle görülür bir avantaj sağlandığı görülmektedir. Bu tezde ayrıca pilot tabanlı kanal tahmini ve eşitleme yöntemleri ile polar kodların performansını da analiz ediyoruz. Kutupsal kodların donmuş bitlerini kullanarak, iletişim kanallarının darbe ve frekans yanıtları tahmin edilebilir. Tahmin ve eşitleyici yöntemlerden en küçük kareler ve minimum ortalama kareler (MMSE) yöntemleri kullanılmaktadır. Dondurulmuş bitlerin kullanılması, alıcıdaki hem işlem hızının hem de veri hızının aynı anda arttırılmasında bir avantaj sağlar. Bunun nedeni, kanal tahmini ve eşitleme için iletişim protokolünde farklı paket yapılarına ve işlemlere gerek olmamasıdır. Anahtar Kelimeler: Kutup kodları, hata düzeltme, kanal kestirimi, kanal eşleştirme, FPGA, kod optimizasyonu, ardışık giderim algoritması

In 2008, polar codes, which are the only channel codes whose performance are mathematically proven, are introduced by Arıkan. The introduction of polar codes was a milestone in coding society. The implementation of polar codes at high speeds is of critical importance, especially in communication systems such as 5G where high speed and parallel processing ICs such as FPGA are employed. In FPGA technology, it is of critical importance how much space the algorithm occupies in the integrated chip. The area occupied by the algorithm is directly proportional to the energy use of the FPGA and the delay of the process. In this thesis, we propose a polar encoding method that occupies less hardware implementation space. It is seen that with the innovative polar encoding scheme, considering the implementation area used, a noticeable advantage for FPGA implementations is achieved. We also analyse the performance of polar codes with pilot-based channel estimation and equalization methods. By using the frozen bits of the polar codes, the pulse and frequency responses of the communication channels can be estimated. Among the estimation and equalizer methods, least squares and minimum mean square (MMSE) methods are used. The employment of frozen bits provides an advantage in increasing both the processing speed and the data rate in the receiver at the same time. This is because there is no need for different packet structures and operations in the communication protocol for channel estimation and equalization. Keywords: Pole codes, error correction, channel estimation, channel matching, FPGA, code optimization, successive cancelation, VHDL implementation