DSpace Repository

Accelerating stencil computation in multi-core architecture

Show simple item record

dc.contributor.author Al-Hilali, Amar Raeed Khorshid
dc.date.accessioned 2016-02-02T09:05:46Z
dc.date.available 2016-02-02T09:05:46Z
dc.date.issued 2015-01-16
dc.identifier.citation AL-HİLALİ, A.R.K. (2015). Accelerating stencil computation in multi-core architecture. Yayımlanmamış yüksek lisans tezi. Ankara: Çankaya Üniversitesi Fen Bilimleri Enstitüsü. tr_TR
dc.identifier.uri http://hdl.handle.net/20.500.12416/663
dc.description.abstract Stencil computations are common in linear systems of equations, numerical solutions of partial differential equations, molecular dynamics and many other scientific problems. For large structures, long computation times are an important problem. Increasingly higher number of cores are used in parallel for such computations, but still, the speedups are not sufficiently satisfactory. The main aim of this thesis is increasing the cache reuse and minimizing number of memory accesses by optimizing loop structures. We present and test several algorithms and improvements on them to get an optimal runtime tr_TR
dc.description.abstract Şablon hesaplamaları doğrusal denklem sistemlerinde, kısmi diferansiyel denklemlerin sayısal çözümlerinde, moleküler dinamikte ve daha başka pek çok bilimsel problemde yaygın olarak karşımıza çıkarlar. Büyük yapılar için uzun hesaplama süreleri önemli bir problemdir. Bu tür parallel hesaplamalar için giderek artan sayıda çekirdek kullanılmaktadır ancak hala hızlanmalar yeterince tatmin edici değildir. Bu tezin ana amacı döngü yapılarını iyileştirerek işlemci belleğinin tekrar kullanımını arttırmak ve sistem belleğine erişim sayısını en aza indirmektir. En iyi işlem zamanını elde etmek amacıyla birden fazla algoritma ve onların iyileştirilmiş halleri sunulmuş ve test edilmiştir tr_TR
dc.language.iso eng tr_TR
dc.rights info:eu-repo/semantics/openAccess
dc.subject Stencil Code tr_TR
dc.subject Multicore tr_TR
dc.subject Cache Reuse tr_TR
dc.subject Convergence tr_TR
dc.subject Tiling tr_TR
dc.subject Iteration tr_TR
dc.subject Şablon Kodu tr_TR
dc.subject Çok Çekirdek tr_TR
dc.subject Jacobi tr_TR
dc.subject Bellek Yeniden Kullanımı tr_TR
dc.subject Yakınsama tr_TR
dc.subject Hücreleme tr_TR
dc.subject Döngü tr_TR
dc.title Accelerating stencil computation in multi-core architecture tr_TR
dc.title.alternative Çok çekirdek mimarlığında hızlandırılması stencıl hesaplama tr_TR
dc.type masterThesis tr_TR
dc.contributor.department Çankaya Üniversitesi, Fen Bilimleri Enstitüsü, Bilgisayar Mühendisliği Bölümü tr_TR


Files in this item

This item appears in the following Collection(s)

Show simple item record